芯片后端PR工程师

岗位职责：

1、负责SoC或复杂模块从Netlist到GDSII的完整物理设计流程，包括Floorplan、Power Plan、Placement、CTS、Routing等；

2、主导大芯片时钟方案规划与时钟树综合（CTS），制定低抖动、低功耗及高偏斜容忍度的时钟策略；

3、负责Block级及系统级STA与物理验证（DRC/LVS/ERC），完成Sign-off并确保无违规项；

4、执行功耗压降（IR Drop）及电迁移（EM）分析，优化供电网络以满足先进制程的可靠性要求；

5、持续进行PPA优化，通过布局调整、单元替换及时钟结构优化，确保芯片在面积、功耗和性能上达到最优。

任职要求：

1、具备微电子或相关专业背景，拥有3年以上后端PR经验，主管需具备5年以上经验及团队管理能力；

2、精通ICC2/Innovus等主流后端工具，熟悉7nm/5nm及以下先进制程的物理设计规则与约束；

3、具备大芯片CTS规划能力，熟悉H-tree、Fishbone等时钟结构及低抖动时钟树优化方法；

4、熟练掌握IR Drop/EM分析及修复方法，了解天线效应、NDR等先进制程物理验证规则；

5、具备物理设计流程建设、PPA优化策略制定及跨部门协同能力，有AI或通信芯片后端经验者优先。