岗位描述
岗位职责:
1、负责芯片Chip级及模块级DFT架构设计与方案制定,平衡测试覆盖率、测试时间与芯片面积;
2、使用主流EDA工具完成Scan、MBIST、Boundary Scan等测试电路的插入与功能仿真验证;
3、负责ATPG测试向量的生成、压缩及仿真验证,确保达到目标测试覆盖率及故障模型要求;
4、协助后端团队完成DFT相关时序、功耗及IR/EM收敛,确保测试逻辑不影响主芯片PPA;
5、支持硅后测试诊断与良率提升,分析失效芯片数据并优化DFT架构或测试向量。
任职要求:
1、具备集成电路设计相关专业背景,拥有3年以上DFT设计经验;
2、精通Tessent/TetraMAX等主流DFT工具,熟悉Scan、MBIST、JTAG等测试架构及压缩算法;
3、熟悉ATPG故障模型(Stuck-at/Transition),具备高测试覆盖率向量生成与调试能力;
4、了解后端物理设计流程,能评估DFT对时序、功耗及IR Drop的影响并进行优化;
5、具备DFT流程建设、测试成本控制及硅后良率分析经验,有AI或通信芯片DFT经验者优先。