芯片综合与STA工程师

岗位职责：

1、负责芯片模块级或顶层（Top Level）的逻辑综合（Synthesis）工作，主导综合后的静态时序分析（STA），协同前后端团队对芯片的性能、功耗和面积（PPA）进行持续深度优化；

2、负责复杂多模式/多角（Multi-mode/Multi-corner）时序约束文件（SDC）的开发、验证与完善，主导芯片的静态时序分析（STA）签核；

3、负责低功耗设计的综合与实现，包括生成并检查功耗意图文件（UPF/CPF）、低功耗一致性检查（MVRC）；使用专业工具进行动态与静态功耗评估，制定并执行低功耗优化策略，确保达成芯片功耗目标；

4、负责RTL与网表之间的形式验证（Formality/Conformal LEC），确保各阶段逻辑功能的一致性；参与跨时钟域检查（CDC）和复位域检查（RDC），验收前端设计的RTL代码质量，编写综合及STA相关设计文档；

5、负责搭建并优化综合、STA及形式验证的自动化流程，制定合理的时序约束规范与验收标准；与前端架构、数字后端（P&R）、验证及DFT团队紧密协作，从综合与STA角度提出合理建议，协助解决物理实现阶段的时序收敛问题，推动设计问题的系统性解决。

任职要求：

1、具备微电子或相关专业背景，拥有3年以上芯片综合与STA经验；

2、精通Design Compiler/Genus等综合工具及PrimeTime/Tempus等STA工具，熟悉先进制程时序模型；

3、深刻理解OCV/POCV/AOCV等去额度建模及高级时序约束编写，具备解决复杂时序违例的能力；

4、熟悉形式验证（Formality/Conformal）流程，掌握UPF低功耗综合及功耗评估方法；

5、具备综合/STA流程建设、PPA优化策略制定及跨部门沟通协调能力。