岗位描述
岗位职责:
1、负责LPDDR4/LPDDR5控制器IP、HBM接口IP、HBF IP及CIM存储子系统的UVM/SystemVerilog验证;
2、搭建包含真实数据流量模式的验证环境,全面验证存储控制器的命令调度、刷新管理及功耗管理功能;
3、进行HBM 3D堆叠存储系统的验证,重点覆盖Through-Silicon Via(TSV)通信及层间交互逻辑;
4、执行CIM存内计算的数学运算正确性验证,并进行多维度的性能评估与瓶颈分析;
5、严格对标JEDEC标准协议,制定并执行存储IP验证计划,输出高质量的验证报告与覆盖率分析。
任职要求:
1、电子工程或计算机相关专业本科及以上学历,有存储IP或SoC验证经验者优先;
2、精通UVM验证方法学及SystemVerilog语言,具备独立搭建复杂验证环境的能力;
3、熟悉JEDEC LPDDR4/LPDDR5/HBM标准协议,深入理解存储控制器内部工作机制;
4、了解HBM 3D堆叠架构或CIM存内计算原理,有相关验证经验者优先;
5、具备优秀的逻辑分析与问题定位能力,熟练使用Verdi等调试工具。