岗位描述
岗位职责:
1、负责MIPI、PCIe、USB3、UCIe、LPDDR4/LPDDR5等高速接口IP的UVM/SystemVerilog验证环境搭建与架构规划;
2、编写覆盖复杂交互场景的测试用例,包括链路训练、电源管理状态切换、错误注入及恢复机制验证;
3、主导协议一致性验证、链路训练流程验证及多设备互操作性测试,确保IP符合官方规范要求;
4、搭建基于VIP(Verification IP)的验证平台,结合真实流量模型模拟端侧AI与具身智能的高并发数据吞吐;
5、分析验证覆盖率数据,识别验证盲区,持续优化测试策略。
任职要求:
1、微电子、通信或计算机相关专业本科及以上学历,具备高速接口IP UVM验证经验者优先;
2、深入理解PCIe、USB3、UCIe或LPDDR等高速接口协议,熟练掌握相关VIP的配置与二次开发;
3、精通SystemVerilog与UVM方法学,具备搭建复杂SoC级或IP级验证环境的实战经验;
4、了解SerDes底层设计原理、眼图分析及信号完整性测试者优先,有链路训练调试经验者尤佳;
5、具备优秀的逻辑分析与问题定位能力,能够熟练使用Python/Perl编写自动化验证与数据分析脚本。