系統設計工程師R1

工作項目：
1. 數位電路演算法開發驗證.
2. verilog/RTL coding.
3. 數位演算法開發驗證.

應徵條件：
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。
2. 熟悉 matlab, verilog, RTL, C.
3. 熟悉 scope, spectrum,signal generator.
4. 具下列相關經驗者尤佳：
(1) 有類比電路數位校正演算法開發經驗。
(2) 有 verilog/RTL coding經驗。
(3) 熟悉 RFIC類比電路架構。
(4) 有相關電路驗證經驗。
(5) 有 matlab開發演算法經驗。