良率分析工程师（Yield Analysis Engineer）(J133...

负责芯片制造过程中良率数据的系统性分析，识别关键瓶颈环节，推动良率提升。聚焦电性测试结果中的失效模式解析，结合测试诊断与制程在线数据（Inline），定位潜在工艺风险，协同跨部门团队完成问题闭环。开展晶圆级及最终测试（FT）良率数据分析，识别关键 Fail Bin 及低良率模式；

· 深入理解测试程序结构与诊断机制（如 Scan DFT、ChainSA、Memory BIST、IDDQ 等），解析 Failure Signature；

· 对比良率数据与 Inline 制程参数（如 CD、膜厚、缺陷密度、电性监控等），建立关联性分析模型；

· 利用数据分析平台（如 JMP、Python、SQL、Tableau 等）进行多维度数据挖掘，定位异常工艺窗口或模块；

· 主导或支持低良率批次（Low Yield Lot）的快速响应分析（RRA），输出初步根因判断；

· 协同测试工程、器件分析、缺陷检测与制程整合团队，推动问题闭环与改善措施落地；

· 建立自动化报表与监控看板，实现关键良率指标的可视化与趋势预警；

· 撰写分析报告，支持技术评审与跨部门沟通。
熟悉半导体制造流程及测试流程，具备良率数据分析实际经验者优先；

· 理解常见测试诊断原理，能解读 Fail Bin 定义及其物理意义；

· 掌握基本数据分析工具，能使用 SQL 查询数据库，熟悉 Python/Matlab/JMP 者优先；

· 具备将 E-test 与 Inline 数据（如 SPC、ADC、Defect Map）进行比对分析的能力；

· 逻辑清晰，具备较强的问题分析与跨团队协作能力；

· 责任心强，能在快节奏环境中高效推进任务。