TEG版图与测试工程师

岗位职责
1.负责12寸半导体晶圆TEG版图的绘制、布局优化与版图质量检查，使用Virtuoso、Laker等专业工具完成高质量版图设计，并独立完成DRC与LVS全流程验证。
2.承担器件电学特性测试任务，熟练操作半自动探针台与全自动测试机台，制定标准化测试流程，确保测试数据的准确性与可重复性，支撑工艺验证与参数监控需求。
3.开发及维护Skill脚本，实现版图绘制自动化、参数化单元（Pcell）构建及测试数据处理流程优化，提升版图设计效率与测试环节的自动化覆盖率。
4.编写并维护TEG版图设计文档、测试操作规范（SOP）及测试数据报告，确保项目技术资料完整可追溯。

岗位要求
1.本科及以上学历，微电子、集成电路、半导体物理、电子信息等相关专业，具备3年以上半导体晶圆TEG版图设计或器件测试相关实战经验，熟悉12寸晶圆制程工艺及器件物理基础。
2.精通Cadence Virtuoso、Laker等版图设计工具，深入理解DRC/LVS验证规则及流程，具备独立完成复杂TEG结构版图设计与验证的能力，对版图匹配初步认知。
3.熟练掌握Skill编程语言，能独立编写脚本实现版图操作自动化、参数化单元生成及测试数据批量处理，有实际脚本提效项目经验者优先。
4.具备扎实的器件测试实操能力，熟练操作半自动探针台（如Cascade）及全自动测试机台（如Advantest、Keysight等），熟悉常见半导体参数测试方法，有WAT测试经验者优先。