景嘉微社招岗位

岗位职责： 1. 全面负责LPDDR/GDDR/HBM/新型存储的验证工作 2. 制定子系统和系统级验证策略, 搭建验证平台，带领团队制定验证计划并负责覆盖率收敛； 3. 直接负责存储子系统的SOC验证工作，包括验证计划、环境搭建、testcase开发和覆盖率收敛 4. 审核高速接口相关验证项的质量活动 任职

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 1. 负责SOC级Feature和模块的验证任务，包括但不限于DDR/低功耗/虚拟化/DMA/MMU/Cache/视频编解码/显示接口等 3. 搭建SOC级验证平台，指定验证计划，创建testcase并完成覆盖率收敛 4. 开发自动化验证脚本，提升验证效率与质量。 任职要求： 1. 3年以上数字I

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 负责 Windows 内核与驱动整体架构设计、技术选型与演进规划。 主导内核核心模块（进程、内存、IO、驱动、安全）架构落地、性能调优与稳定性保障。 解决内核级蓝屏、死锁、性能瓶颈等架构级疑难问题，输出根治方案。 制定内核开发规范、接口标准与评审机制，指导团队研发。 跟踪内核前沿技术，输出架构路线图

本科 · 查看完整岗位与申请入口 →

岗位职责： 1、负责GPU驱动编解码驱动相关问题排查； 2、负责编写相关问题报告，整理形成排故经验； 3、对接问题需求，客户界面闭环问题； 任职要求： 1、研究生及以上学历，计算机、电子、通信等相关专业，五年以上工作经验； 2、有OpenGL或Vulkan图形应用编程经验优先，有较丰富的编解码驱动经验；

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1. 带领团队全面负责SOC TOP的验证任务，包括但不限于虚拟化/系统通路/性能/RAS/时钟复位/IO/DFX等 3. 搭建SOC级验证平台，指定验证计划，带领团队制定验证计划并负责覆盖率收敛； 4. 审核SOC TOP相关验证项的质量活动 任职要求： 1. 8年以上数字IC验证经验，具有SO

学历以官网为准 · 查看完整岗位与申请入口 →

1. 负责开发设计基于LLVM或基于MESA的GPU编译器，负责为GPU设计开发高效编译器工具链； 2. 负责语言规范级别的前端开发，中间语法树级别的优化，以及指令级别的后端代码优化和代码生成； 3. 设计测试集，对编译器的实现进行验证； 4. 分析编译器产生的代码，提出编译器优化改进方案，并基于编译器内部实现，

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 1. 根据市场需求，定义产品技术规格，调研产品应用场景，输出系统解决方案。 2. 指导团队完成接口设计，性能调优，能对团队输出质量负责。 3. 能指导团队完成SI/PI分析，完成产品的SI认证。 任职要求： 1. 微电子/电子工程/计算机相关专业，硕士及以上学历，3年以上数字IC设计经验； 2.

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1. 全面负责PCIE/Ethernet/CXL/UCIE的验证工作； 2. 制定子系统和系统级验证策略, 搭建验证平台，带领团队制定验证计划并负责覆盖率收敛； 3. 直接负责PCIE/Ethernet/CXL/UCIE的SOC验证工作，包括验证计划、环境搭建、testcase开发和覆盖率收敛； 4

学历以官网为准 · 查看完整岗位与申请入口 →

工作职责 1. 主导大算力AI芯片编译器的架构设计与开发，构建从深度学习框架到芯片指令的高效编译链路； 2. 深入优化LLVM/TVM/MLIR等中间表示层，解决算子融合、内存分配、指令调度等关键性能瓶颈； 3. 针对大算力芯片架构特性（如多核/异构/存算一体），设计编译器自动优化策略，提升计算资源利用率； 4

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责： 1、负责芯片前端 / 全流程设计团队的技术规划、团队管理与项目交付，带领团队完成从架构、RTL 到综合、时序收敛、流片量产的全流程研发，对设计质量负责。 2、主导芯片微架构设计、模块划分、接口定义、性能 / 功耗 / 面积（PPA）目标制定与收敛。 3、负责全芯片的集成和关键模块设计，包括但不限于：C

本科 · 查看完整岗位与申请入口 →

岗位职责 1、负责 Vulkan 驱动适配、开发与维护，保障 API 兼容稳定； 2、对接主流游戏引擎（UE/Unity），解决渲染兼容问题，优化性能； 3、使能 GPU 硬件特性，完成系统级验证； 4、搭建性能分析与自动化测试框架，提升测试效率； 4、支撑内外部技术对接，完善 Vulkan 生态； 任职要

本科 · 查看完整岗位与申请入口 →

岗位职责： 1. 根据市场需求，定义产品技术规格，调研产品应用场景，输出系统解决方案。 2. 指导团队完成接口设计，性能调优，能对团队输出质量负责。 3. 能指导团队完成SI/PI分析，完成产品的SI认证。 任职要求： 1. 微电子/电子工程/计算机相关专业，硕士及以上学历，5年以上数字IC设计经验； 2.

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1. 负责207D windows DX 基础驱动开发； 2. 负责3D应用适配。 任职要求： 1. 计算机科学、电子工程、数学等相关专业硕士以上学历。 2. 具有3年以上GPU图形驱动开发和调试经验，熟悉DX11/DX12 图形API。 3. 熟练使用C/C++； 4. 了解WDDM机制。

硕士 · 查看完整岗位与申请入口 →

岗位职责： 1. 负责芯片系统性能验证需求的梳理和任务分解 2. 负责系统验证框架搭建 3. 负责系统性能验证，分析性能结果 4. 审核相关系统验证项的质量活动 任职要求： 1. 本科及以上学历，计算机、自动化、电子工程等相关专业 2. 了解GPU、视频相关技术，对性能测试和故障排除有一定的理解和经验

本科 · 查看完整岗位与申请入口 →

岗位职责 1. ⽚上互联架构设计：负责⾼性能AI芯⽚的NoC拓扑选型、路由算法设计、QoS机制定义，⽀持多核、多 簇、多级缓存系统间的低延迟⾼带宽通信。 2. ⽚间互联规划与实现：主导Chiplet架构下的Die2Die互联设计，包括UCIe、BoW、HBM、WoW等接⼝的 集成与协议适配，⽀持多芯⽚扩展与异构

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1.团队技术规划与管理：负责EDA/CAD团队的技术方向规划与日常管理，合理拆解项目任务并进行资源调度；主导团队技术攻坚，指导初中级工程师成长，建立并推行团队代码规范、Code Review机制及最佳实践。 2.核心架构设计与攻坚：主导SoC集成自动化平台、DV验证基础设施及In-house工具链的整体架

本科 · 查看完整岗位与申请入口 →

岗位职责 1.定制电路环境开发：主导模拟电路设计环境（如Cadence Virtuoso、Spectre等）的定制化开发与配置，搭建并维护统一的PDK/DK发布目录及版本管理体系，为项目提供标准化的配置环境。 2.PDK集成与流程开发：负责Foundry PDK、IP Design Kit及相关设计数据的评估、集成

本科 · 查看完整岗位与申请入口 →

GPU性能验证Leader 职责： - top-down分析系统、子系统和单元级性能问题。 - 量化硬件或软件实现的功能和算法的性能收益。 - 进行行业调研，并提出与GPU设计相关的性能提升解决方案。 - 参与GPU 团队的微架构规范定义和 RTL 逻辑设计方案评审 。 要求： - 有Verilog/Sy

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 核心Pass开发与优化：基于LLVM/MLIR框架，主导或参与编译器中端/后端核心优化Pass的设计、开发与维护，包括但不限于指令调度、寄存器分配、循环变换（Tiling/Fusion/Unrolling）及死代码消除等。 中间表示（IR）演进：参与多级中间表示（MLIR Dialect）的设计与Lowe

本科 · 查看完整岗位与申请入口 →

岗位职责 作为GPU/GPGPU硬件研发团队的核心负责人，全面统筹下一代“图形+计算”双引擎GPU核心IP的架构设计与微架构实现。主导从渲染管线、计算阵列到互联网络的全链路硬件设计，确保GPU在PPA（性能、功耗、面积）上达到业界领先水平，并带领团队完成从架构定义、RTL设计到流片量产的全生命周期交付。 任职要求

硕士 · 查看完整岗位与申请入口 →

精通SYSTEMPLL，DFLL，DFS等clock相关IP的设计； 精通CMOS差分 CML器件设计仿真； 精通PVT Sensor设计； 精通DDR PHY/PCIE PHY/UCIE等高速接口设计； 要求： 有模拟团队管理经验 有丰富的流片，回片测试以及BringUp的经验 精通Cad

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 全芯⽚RAS架构设计：负责GPGPU芯⽚整体RAS体系的架构规划，覆盖计算核⼼、缓存系统、⽚上互 联、显存控制器、⾼速IO等所有⼦系统；定义各级存储的ECC/奇偶校验⽅案、错误检测与纠正机制、故 障隔离域划分、错误上报与⽇志体系，实现芯⽚级故障的可观测、可定位、可恢复。 2. ⾼可⽤与容错架构设

学历以官网为准 · 查看完整岗位与申请入口 →

职责： 精通SYSTEMPLL，DFLL，DFS等clock相关IP的设计； 精通CMOS差分 CML器件设计仿真； 精通PVT Sensor设计； 精通DDR PHY/PCIE PHY/UCIE等高速接口设计； 要求： 有模拟团队管理经验 有丰富的流片，回片测试以及BringUp的经验 

学历以官网为准 · 查看完整岗位与申请入口 →

具体工作内容/技术领域 作为芯片研发效能的核心驱动者，全面负责SoC顶层集成流程与数字验证（DV）自动化环境的架构设计与开发。主导打通从IP集成、SoC组装到UVM验证的端到端自动化流水线，构建高可扩展、高执行效率的EDA基础设施，大幅提升芯片设计团队的交付质量与研发迭代速度 岗位职责 1.SoC集成流程开发与维

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 多Die系统DFT架构设计：负责Chiplet架构下全芯⽚DFT体系规划，覆盖单Die内扫描测试、存储器BIST、逻辑BIST、边界扫描设计，以及Die2Die互联（UCIe、HBM、⾃研⾼速互联）的测试架构；定义测试访问机制、测试模式划分、测试时钟与电源域⽅案，保障从晶圆测试、封装测试到系统级测试的

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1. 全芯⽚功耗建模与预算分配：建⽴架构级全芯⽚功耗模型，覆盖计算核⼼、缓存、NoC互联、⾼速IO、 显存控制器等所有⼦系统；基于产品算⼒与功耗⽬标，拆解各模块的功耗预算，主导架构设计阶段的PPA （性能、功耗、⾯积）全局权衡与设计空间探索。 2. 电源管理架构设计：负责芯⽚电源域整体规划与低功耗架构

学历以官网为准 · 查看完整岗位与申请入口 →

1. GPGPU原⽣硬件虚拟化架构设计：负责芯⽚全层级硬件虚拟化体系的架构规划，覆盖SIMT计算核⼼虚拟化、存储层级虚拟化、⻔铃/事件队列虚拟化、⾼速IO虚拟化、多媒体及控制系统资源虚拟化；定义硬件辅助虚拟化机制，⽀持单物理GPU切分为多个独⽴硬件实例，实现SM级算⼒分⽚、L2缓存带宽配额、显存容量硬隔离的硬件级资源管

学历以官网为准 · 查看完整岗位与申请入口 →

职位名称：固件开发高级工程师 【岗位定位】 开发GPU内部微处理器的固件，实现图形或计算GPU硬件任务调度，功耗管理，多电源域管理，虚拟机切换及错误处理等功能，并在芯片定义阶段提供关键的软硬件协同设计输入，确保GPU在性能、能效和可靠性上达到业界领先水平。 【岗位职责】 1. GPU内部微处理器的固件设计：负责

本科 · 查看完整岗位与申请入口 →

职位名称：SoC固件架构师（GPU内部固件/软硬协同方向） 【岗位定位】 作为GPU核心固件架构师，将主导自研GPU SoC内部微控制器的固件架构设计，深入理解GPU硬件流水线与调度机制，通过固件实现高效的功耗管理、任务调度、安全启动及错误处理，并在芯片定义阶段提供关键的软硬件协同设计输入，确保GPU在性能、能效和

本科 · 查看完整岗位与申请入口 →

岗位职责： 1.为GPGPU开发BIOS以及子系统中的固件； 2.内容包括且不限于，任务调度，功耗管理，安全策略； 3.协助其他团队推动GPGPU芯片的开发、验证、测试、调优； 任职要求： 1.计算机、电子或相关专业本科以上学历； 2.自我驱动，能适应有一定压力的工作环境； 3.良好的沟通和团队合作能力；

本科 · 查看完整岗位与申请入口 →