云天励飞社招岗位

岗位职责 岗位职责 1CI/CD 流水线建设与维护 a负责现有持续集成、持续部署流水线的维护、优化与稳定性保障。 b实现代码提交后自动触发构建、测试、制品生成、镜像打包等流程。 c维护流水线脚本、构建配置、环境依赖与执行节点，保障流水线可用、可追踪、可扩展。 d持续优化 Pipeline 执行效率，确保在规定时间内完成

本科 · 查看完整岗位与申请入口 →

岗位职责 岗位职责： 1、负责云端AI推理处理器的架构定义，包括计算单元、内存系统、互连架构、功耗管理模块等核心模块的设计 2、针对Transformer、CNN等主流AI大模型模型的特点，优化处理器指令集、数据流和并行计算能力; 3、与算法团队紧密合作，分析AI模型的计算模式与瓶颈，提出硬件架构的定制化解决方案; 4

硕士 · 查看完整岗位与申请入口 →

岗位职责 岗位职责 1. 负责基于自研AI算力加速卡与互连交换芯片，设计大规模AI训练/推理集群网络拓扑（如Clos、Fat-Tree、Dragonfly等）​ 2. 评估并选型InfiniBand、RoCE v2交换机、SmartNIC、PCIe/NVLink/CXL物理层组件，兼顾高带宽、低时延和成本效益​ 3.

硕士 · 查看完整岗位与申请入口 →

岗位职责 岗位职责： 1.针对AI芯片系统，设计高效、低延迟的集合通信架构和协议，确保多节点、分布式计算环境下数据交换的高性能实现; 2.与硬件、软件及算法团队协同，开展软硬件协同优化，解决系统中可能出现的通信瓶颈问题; 3.研究和实现适用于AI芯片平台的集合通信算法（如MPI、NCCL等），优化数据传输策略以提升整

本科 · 查看完整岗位与申请入口 →

岗位职责 热招方向：自研总线验证、总线集成验证、自研模块验证-低功耗、profiling&debug、安全系统、系统集成验证、系统场景验证。 1、根据项目需求制定相应的验证计划，验证方案等； 2、搭建验证环境，完成SoC/IP功能验证、门级验证； 3、熟悉UVM验证环境，能够独立完成验证用例开发； 4、严格遵循开发流程

本科 · 查看完整岗位与申请入口 →

岗位职责 .‌系统级和模块级验证‌：负责SoC系统级和模块级的验证工作，包括定义验证策略、搭建验证环境、开发测试用例和制定验证标准‌。 .‌验证环境的搭建和维护‌：搭建和维护验证环境，确保验证环境的稳定性和高效性‌。 .‌测试用例的开发和执行‌：根据项目需求制定验证计划，编写测试向量，执行测试计划并确保覆盖率和质量指标

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 ‌系统级架构设计‌：负责SOC系统架构的定义，包括软硬件接口设计、IP设计和选型、系统性能分析等‌ ‌技术洞察和竞争分析‌：对SOC芯片和解决方案进行技术洞察和竞争分析，确保架构设计的竞争力‌ ‌性能、功耗和成本优化‌：负责高性能、低功耗、低成本SOC设计，协同物理设计工程师进行性能、功耗和面积评估和优化工作

硕士 · 查看完整岗位与申请入口 →

岗位职责 芯片规划工程师（机器人推理方向） 【岗位职责】 • 面向智能机器人（服务机器人、工业机器人、无人机等）核心推理场景，进行芯片产品规划； • 梳理感知、SLAM、路径规划等典型任务在芯片上的计算需求，定义关键性能指标； • 调研行业客户（整机厂商、机器人方案商）实际使用场景，提炼共性需求； • 参与芯片架构定

本科 · 查看完整岗位与申请入口 →

岗位职责 职位名称：芯片规划工程师（云端推理方向） 【岗位职责】 • 负责公司自研AI芯片在云端推理场景的产品规划，包括产品定位、性能指标、功能定义等； • 跟踪大模型（如Transformer、LLM等）发展趋势，理解其对芯片算力、带宽、功耗的需求； • 深度分析行业标杆芯片（如NVIDIA A100/H100、T

本科 · 查看完整岗位与申请入口 →

岗位职责 1.负责大规模SoC芯片的顶层时序收敛策略，解决先进工艺节点复杂时序问题； 2.负责STA流程与方法学，优化时序检查，提升签核效率； 3.协同DFT/APR团队完成时钟规划、功耗完整性分析； 4.主导量产芯片的时序签核标准制定； 5.主导全芯片sdc和upf编写、验证。 岗位要求 1.微电子/通讯类相关专业

硕士 · 查看完整岗位与申请入口 →

岗位职责 1.负责DFT相关设计和验证，包括scan, mbist, boundary scan； 2.编写DFT相关sdc，并配合后端完成timing signoff、power Analysis等工作； 3.负责IP DFT特性的集成和验证； 4.负责DFT流程的开发与维护； 5.负责ATE测试向量交付；

硕士 · 查看完整岗位与申请入口 →

岗位职责 1.负责GPGPU及芯片顶层模块的RTL综合（DC/FC等工具），优化功耗、性能、面积目标； 2.处理跨时钟域（CDC）、时序约束（SDC）的生成与验证，确保时序收敛； 3.分析综合阶段的关键路径、拥塞问题，提出优化方案（如逻辑重构、层次化综合）； 4.支持物理实现完成时序修复与功耗优化； 5.负责形式验证，

硕士 · 查看完整岗位与申请入口 →

岗位职责 1. 主导自研总线Cache Coherence协议的架构设计、详细设计，包括协议状态机、事务处理流程、冲突解决机制等，结合SOC整体需求定义协议规范，确保协议的正确性、高效性及可扩展性。 2. 负责Cache Coherence相关模块的逻辑设计、RTL编码，参与模块的集成、仿真验证及调试，配合验证团队搭建

本科 · 查看完整岗位与申请入口 →

岗位职责 1、主导 AI 推理算力板卡及超节点硬件核心架构设计，攻克高速接口信号完整性、高密度电源完整性、先进散热方案等关键技术，确保产品性能达到行业领先水平。 2、统筹硬件开发全流程，从需求分析、架构设计到原理图绘制、PCB Layout 评审，再到样机调试与量产导入，提供系统性技术解决方案；制定硬件开发技术标准，

本科 · 查看完整岗位与申请入口 →

岗位职责 1. 负责GPGPU平台的高性能集合通信库设计与实现，支持AllReduce、AlltoAll、Broadcast、AllGather、ReduceScatter等通信原语； 2. 负责GPGPU互联通信方案的设计与实现，实现高吞吐、低时延的数据传输方案； 3. 负责GPGPU集群拓扑的设计与实现，包括单机和

本科 · 查看完整岗位与申请入口 →

岗位职责 热招方向：自研总线设计、自研模块-cmmu/低功耗、系统集成&QA 负责芯片SOC模块开发、自测，全芯片集成等工作； 岗位要求 1. 3年或以上ASIC芯片SOC模块设计、集成工作经验； 2. 熟悉verilog语言，有良好编程习惯； 3. 熟悉ASIC芯片前端设计流程； 4. 熟悉SOC芯片架构； 5

硕士 · 查看完整岗位与申请入口 →

岗位职责 .‌战略规划‌：制定芯片产品的长期技术战略和研发路线图，确保与公司业务目标一致，并推动前瞻性技术预研，包括产品定位、性能指标、功能定义等。 .跟踪大模型（如Transformer、LLM等）发展趋势，理解其对芯片算力、带宽、功耗的需求； • 深度分析行业标杆芯片（如NVIDIA A100/H100、TPU、昇

本科 · 查看完整岗位与申请入口 →

岗位职责 岗位职责：​ 1. Runtime系统设计与开发​：参与设计、开发GPGPU软件栈，包括Runtime和用户态驱动（UMD）、内核态（KMD）等核心组件。 2. 新特性实现与优化​：依据AI与通用计算的应用需求，开发实现GPGPU驱动新特性；针对GPGPU硬件新特性，开发相应的软件支持。 3. 性能分析与调优

本科 · 查看完整岗位与申请入口 →

岗位职责 1、跟踪 AI 算力行业趋势，调研互联网 / 云计算 / 政企客户需求，输出 PRD 与产品 Roadmap，明确AI算力硬件核心指标； 2、主导联合硬件团队，基于自研芯片规划AI算力硬件架构，制定产品开发计划，跟踪项目进度，识别并协调解决开发过程中的风险； 3、制定AI算力硬件验收标准，联动供应链解决自研芯

本科 · 查看完整岗位与申请入口 →

岗位职责 Job Description: Lead the design and development of a high-compatibility CUDA translation layer(software-hardware co-design) to enable seamless migration o

本科 · 查看完整岗位与申请入口 →

岗位职责 Job Description: Design the overall architecture of our cloud-inference super-node & cluster, includingmulti-chip interconnection (e.g., NVLink-like protoc

本科 · 查看完整岗位与申请入口 →

岗位职责 Job Description: Design the GPGPU compute core, including streaming multiprocessors (SMs), warpschedulers, and arithmetic logic units (ALUs), to deliver hi

本科 · 查看完整岗位与申请入口 →

岗位职责 · 负责芯片和封装可靠性测试前期评估和方案制定； · 负责可靠性测试交付，包括可靠性硬件设计，可靠性测试调试及数据分析，· 负责输出芯片可靠性和封装可靠性测试报告； · 对可靠性测试失效芯片和客退芯片进行失效分析，定位失效机理（如封装缺陷、工艺偏差等），输出详细失效分析报告，并与设计、工艺团队协作优化产品可靠

本科 · 查看完整岗位与申请入口 →

岗位职责 · 负责新产品ATE测试方案的交付，包括测试需求收集，测试方案制定，测试开发管理，测试硬件（Loadboard、Probe Card等）设计，测试程序开发，测试数据分析； · 负责ATE工程程序开发，数据分析 · 负责量产测试程序升级，量产测试导入，量产问题解决，量产数据分析，良率提升，测试时间优化； · 负

本科 · 查看完整岗位与申请入口 →

岗位职责 · 负责AI SoC芯片的工艺技术评估与优化，提升产品的可制造性、稳定性和良率； · 参与芯片工艺流程开发，支持前道制造、后道封装及测试环节的工艺整合； · 结合芯片架构和系统需求，从工艺角度优化设计方案，提高工艺适配性和性能； · 跟踪先进工艺技术发展，评估新工艺、新材料的可行性，推动落地应用； ·

硕士 · 查看完整岗位与申请入口 →

岗位职责 岗位职责 参与 GPU 编译器（兼容 CUDA、OpenCL）的设计与开发，包括前端解析、中间表示（IR）优化、后端代码生成等模块； 针对 GPU 硬件架构（如流处理器、存储层次、指令集等），设计并实现高性能优化策略（如指令调度、内存访问优化、并行线程映射等）； 负责编译器与 CUDA 生态的兼容性适配，深入

本科 · 查看完整岗位与申请入口 →

岗位职责 工作职责 基于TVM框架，主导从Relay到自研AI芯片指令集的编译pass开发。 开发图优化Pass（图层优化、算子融合、内存分配策略、tiling切分等） 实现算子自动调度适配，提升算子算力和带宽利用率 根据自研芯片的特性进行算子性能瓶颈分析并实现相关优化改进 岗位要求 职位要求 熟悉常见深度学习算法，

学历以官网为准 · 查看完整岗位与申请入口 →

岗位职责 1、负责芯片、封装到板级及产品化的散热设计和仿真分析, 与IC设计，封装工程师、硬件工程师，硬件系统架构师协同热设计，确保芯片和整个硬件系统的热可靠性； 2、投入系统级热设计分析,整机/单板热设计方案，与合作的ODM/OEM服务器厂家高效沟通并制 定详细散热方案,确保交付的整机服务器散热方案满足长

本科 · 查看完整岗位与申请入口 →

岗位职责 1、领导研发团队，负责自研芯片产板卡的底层软件通信管理技术规划与软件架构设计。 2、主导超节点内通信栈开发：负责基于自研芯片互联技术（如OISA、UAIink、ETH-X）的底层通信软件栈架构设计、开发与优化。 3、实现高性能通信原语：主导实现类似GPU Direct RDMA (GDR)、GPU Direc

本科 · 查看完整岗位与申请入口 →

岗位职责 1、领导研发团队，负责自研芯片板卡可靠性和可运维行的计划规划与软件架构设计 2、负责芯片及板卡可靠性体系设计：构建涵盖芯片、板卡级别的健康状态监控、故障预测、自动恢复（自愈）与RAS（可靠性、可用性、可服务性）能力 3、保障自研板卡部署与运行稳定性：支持完成自研板块的集群部署的稳定性和效率优化，设计并执行大规

本科 · 查看完整岗位与申请入口 →